锐龙时序

[【附件】锐龙57时序.zip  pdf](/media/attachment/2025/07/%E9%94%90%E9%BE%9957%E6%97%B6%E5%BA%8F.zip)

![](/media/202507/2025-07-30_172821_7066950.8138183460655863.jpeg)
## 10.5.2 AMD 锐龙 APU 芯片组标准时序解释

### 信号与电路说明  
- **`VDDDBT_RTC_G`**：主板送给 APU 的 RTC 电路供电，正常电压为 **3.3V**；若拉低该供电，可清空 CMOS 信息。  
- **`X32K_X1/X2`**：APU 旁的 **32.768KHz 晶振**，为 APU 的 RTC 模块提供基准时钟频率，保障时间正常运行。

### 注意事项  
RTC 电路条件 **不参与开机触发**，但故障时会引发异常（如开机不跑码、无复位等奇怪问题）。

#### 一、术语与信号解释  
- **`S5 Power rails`**：指 S5 状态的所有待机供电，包含 `VDD_33_S5`、`VDD_18_S5`、`VDDP_S5 (0.75V)`；  
- **`RSMRST_L`**：待机供电电源好信号，电压 **1.8V**；  
- **`PWR_BTN_L`**：EC 送给 APU 的 **“高—低—高” 开机信号**；  
- **`SLP_S5_L` / `SLP_S3_L`**：APU 收到开机信号后，退出 S5 状态，同时发出高电平信号，用于开启各路供电。

- **`S0 and S3 Power rails`**：指 S0 状态和 S3 状态全部供电正常，包含 `VDDCR`、`VDDCR_SOC`、`VDDIO_MEM_S3`，以及二级电压（如 `VDD_18`、`VDD33`、`VDDP`…… 等）；  
- **`PWR_GOOD`**：各供电正常后，PG 汇总产生，送给 APU **表示所有供电正常**；  
- **`X48M_X1/X2`**：APU 的 48M 晶振，供电正常后起振，产生 **48MHz 时序频率** 给 APU 内部时钟模块；  
- **Clocks out**：APU 输出各路时钟，包含 **LPC 总线时钟、PCIE 总线时钟、内存时钟** 等；  
- **`PRR0K`/`SVID`**：APU 发出 `PRR0K` 给核心供电芯片，使其切换至 **SVID 模式**，并发出 SVID 波形用于 **调整核心供电**；  
- **`PCIE_RST_L`/`RST#_L`**：APU 发出的两个复位信号（1.8V），送给 **PCIE 设备、EC** 等芯片。

#### 二、10.5.3 AMD 锐龙 APU 硬启动过程  
1. 装上纽扣电池，产生 `VDDDBT_RTC_G`，给 APU 的 RTC 电路供电；  
2. 插上电池或适配器，经 **保护隔离电路** 产生公共点；  
3. 产生 **EC 待机供电**，接着产生 EC 待机时钟（多数机型 **内置时钟**），延时产生 **EC 待机复位**，EC 读取程序配置 GPIO 脚位（部分内置程序）；  
4. EC 检测到适配器后，自动发开启信号，控制产生待机供电：`VDD_33_S5`、`VDD_18_S5`、`VDDP_S5 (0.75V)`（部分机型需按开关触发）；  
5. EC 延时发出 **待机电压好信号**，由外部上拉为 1.8V，送给 APU 的 `RSMRST_L` 引脚，通知待机供电正常；  
6. 按下开关，产生 **高→低→高触发信号** 给 EC，EC 延时发出开机信号给 APU 的 `PWR_BTN_L` 引脚；  
7. APU 收到开机信号且待机条件正常时，发出 `SLP_S5_L`、`SLP_S3_L`；  
8. - `SLP_S5_L`：控制产生 **内存供电**（如 `VPP 2.5V`、`VDDQ 1.2V`）；  
   - `SLP_S3_L`：控制产生 **S0 状态供电**（如内存 VTT `0.6V`、二级供电 `3.3V/5V/1.8V/0.75V`）；  
9. 各供电正常后，产生 APU 供电开启信号，控制产生 `VDDCR`、`VDDCR_SOC` 供电；  
10. APU 供电正常后，内部信号经电路转换，产生 `PWR_GOOD` 送给 APU；  
11. 各供电正常后，APU 的 **48M 晶振** 起振，APU 输出 **各路时钟**；  
12. APU 发出 `PRR0K` 和 SVID（`SVCO`、`SVDD`）信号，用于 **调节 APU 供电**；  
13. APU 发出复位信号（`PCIE_RST0_L`、`RESET_L`，1.8V）；  
14. APU 通过 **SPI 总线（`SPI_CS1_L`）** 读取 BIOS，开始自检。