15代处理器 800桥

## 15代单u

[【附件】Intel 15代Arrow Lake UH标准时序图.zip](/media/attachment/2025/08/Intel_15%E4%BB%A3Arrow_Lake_UH%E6%A0%87%E5%87%86%E6%97%B6%E5%BA%8F%E5%9B%BE.zip)
VCCRTC `1.5v`
RTCRST#/SRTCRST#
32.768 
BATLOW# 电池电量低指示信号没有深度睡眠
~~V5.0A     不采用~~
PRIM VR EN  主供电开启信号
VCCPRIM 3P3  主待机供电3.3
VCCPRIM 1P8  主待机供电 1.8
VCCPRIM VNNAON  主待机供电0.75
VCCPRIM IO 主待机供电1.05v
RSMRST# 主待机供电电源好信号
ESPI RESET#  CPU发出的ESPI总线复位信号
PRIMPWRDNACK `当CPU需要进入深度低功耗状态时，通过此信号确认主电源已完全关闭。作为电时序中的安全互锁，防止电源未完全关闭时触发后续动作`
SUSCLK  CPU发出的32.768K时钟，一般外部电路不采用
ACPRESENT  送给CPU的适配器检测信号。来自EC
RSMRST#  `存疑需要看实物`
PWRBTN# CPU收到的下降沿触发信号，通知桥退出眠状态。
SLP A#此信号一般不采用，因为CPU取消了ME模块供电.有的机器支持英特尔VPRO的会有
CL RST#网卡复位 支持英特尔VPRO的会有
PLATFORM VCCASW支持英特尔VPRO的会有
SLP LAN# 网卡供电开启信号支持英特尔VPRO的会有
VCC LANPHY 网卡供电 支持英特尔VPRO的会有
SLP WLAN# 网卡供电开启信号 支持英特尔VPRO的会有
VCC WLANPHY网卡供电
SLP S5# CPU收到PWRBTN#后，置高SLPS5#成3.3V，表示退出关机状态。
SLP S4# CPU置高SLP S4#成3.3V，表示退出休眠状态，用于开启内存供电。
SLP S3# CPU置高SLP_S3#成3.3V，表示退出睡眠状态，进入S0开机状态，用于开启S0状态供电
SLP SO# 当PCH和CPU处于空闲状态时，此信号将去控制CPU供电进入轻负载模式(低功耗模式)。也可以连接到EC，用于其它电源管理。
PROC C10 GATE#通常由PCH或PMIC发送至CPU，低电平有效信号，用于通知CPU允许进入或退出C10状态
VDD2  给CPU的内存模块供电1.2V
DDR VDDQ内存主供电
~~PLATFORM SO RAILS
PLATFORM SO RAILS PWRGD
ALL SYS PWRGD~~
~~IMVP VRON~~
VCCCORE 指CPU核心供电
VCCGT指CPU集显供电
VCCSA指CPU的系统管家供电
IMVP VR READY 指CPU供电电源好信号  图纸中搜不到 cpu供电芯片发出的PG,每家都不一样
PLT PWROK  高电平有效信号，表示主板所有核心电源（如VCC_CORE、VCCSA、VCCIO等）已达到稳定制状态，且PG（PowerGood）信号已汇总。
38.4Mh晶振  供电正常后，CPU的38.4M晶振起振，给CPU内部的时钟模块提供基准频率。
PCIE CLK OUTPUTS  CPU输出各路时钟
SYS PWROK  示系统供电正常
PLTRST   PU发出的平台复位信号
THERMTRIP#
PROC SVID  CPU发出SVID开启（调整）CPU供电
PROC SVID ALERT#
SPI SIGNALS#

## 800桥

![](/media/202508/2025-08-02_084903_5014890.35384582580082324.png)
VCCRTC  不确定3.3or1.5
RTCRST#/SRTCRST#
32.768
VCCDSW 3P3深度睡眠供电 
DSW PWROK送给桥的
BATLOW#
SLP PRIM#
V5.0A

```给桥的
VCCPRIM 3P3 of PCH
VCCPRIM 1P8 of PCH
VCCPRIM_CORE_0P82 of PCH
```

>i **给CPU的**
>
> VCCPRIM 1P8 of PROC
VCCPRIM VNNAON of PROC
VCCPRIM IO of PROC
>
RSMRST#(3.3V PCH)
RSMRST#(1.8 V PROC】
ESPI RESET#
PRIMWARN#
SUSCLK
ACPRESENT
PRIMACK#
PWRBTN#
SLP A#
CL RST#
PLATFORM VCCASW
SLP LAN#
VCC LANPHY
SLP WLAN#
VCC WLANPHY
SLP S5#
SLP S4#
SLP S3#
SLP S0#
PROC_C10_GATE#(1.8V)
DDR VDD2
PLATFORM_SO_RAILS
PLATFORM_SO_RAILS_PWRGD
ALL_SYS_PWRGD
IMVP_VRON
VCCCORE
VCCGT
VCCSA
VCCIN_VR_READY
PCH_PWROK of PCH (3.3V)
PLT_PWROK of PROC(1.8V)
PCH_CLK_OUTPUTS
PLTRST#
THERMTRIP#
PROC SVID
PROC SVID ALERT#
SPI_SIGNALS